주어진 full_adder.v를 다음과 같은 구조로 수정 후 주어진 ripple carry adder를 8비트로 확장하여 시뮬레이션 진행
8bit-full-adder CODE Explanation.pdf
0.08MB
8bit-full-adder.pdf
0.42MB
full_adder.v
0.00MB
ripple_carry.v
0.00MB
TB_ripple_carry.v
0.00MB
'Electronic Engineering > Digital Logic Design' 카테고리의 다른 글
| Verilog 설계 : Moore Machine 설계 (a.k.a Vending Machine) (0) | 2022.07.06 |
|---|